用于超大規模數據中心芯片的112G Ethernet PHY重磅發布，支持800G網絡應用

加州山景城2019年10月25日 /美通社/ --

重點：

1. 112G Ethernet PHY IP基于新思科技流片驗證56G Ethernet IP，為光纜、銅纜和背板互連提供超過35dB的信道損耗
2. 針對密集的芯片設計優化IP核布局，可以在芯片的所有4條邊上進行堆疊和放置，最大限度地提高了芯片中每條邊沿的帶寬
3. 獨特的體系結構，使得每個通道數據速率可以獨立配置，靈活地滿足各種協議和應用的需求
4. 支持基于ADC和DSP架構的功率調節技術，在低損耗信道中使功率降低20%

新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日推出其在臺積公司N7工藝上開發的DesignWare^® 112G Ethernet PHY IP，支持真正的長距傳輸，可用于高達800G的網絡應用。DesignWare 112G PHY基于新思科技經過多個FinFET工藝流片驗證的56G Ethernet PHY，提供在PAM-4信令模式下超過35dB的信道損耗，支持光纜、銅纜和背板互連。112G PHY獨特的傳輸鎖相環體系結構使每通道獨立支持各種高吞吐量數據速率協議和應用。

為了最大限度提高帶寬和密度，112G PHY的靈活布局支持在多行結構中、沿裸片的所有邊沿放置square macro。結合路由可行性研究、封裝基板指南、信號和功率完整性模型以及深入的串擾分析，新思科技提供了全面的112G Ethernet PHY解決方案，以便快速、可靠地整合進超大規模數據中心芯片中。DesignWare 112G Ethernet PHY擴展了新思科技的云計算應用IP核組合，包括PCI Express^®、DDR、HBM、CCIX等廣泛使用的協議。

臺積公司設計基礎架構管理部高級總監Suk Lee表示：“新思科技是我們長期的生態系統合作伙伴，為設計人員提供全面的高質量IP核組合，支持臺積公司的多代制程技術。我們很高興看到新思科技基于臺積公司業界領先的7奈米(N7)制程技術推出DesignWare 112G Ethernet PHY IP核，以滿足用戶對強勁功率和性能的要求，從而實現技術創新。”

112G Ethernet PHY整合了新思科技的流片驗證數據轉換器，并且采用功率調節技術，在低損耗信道中使功率降低20%。全面的測試功能（包括嵌入式位元錯誤率測試儀和內部眼圖監視器）提供了片上可測試性和通道性能可見性。112G Ethernet PHY使用連續校準和自適應算法，在電壓和溫度變化時提供強大的性能。

新思科技解決方案事業部營銷副總裁John Koeter表示：“20多年來，新思科技憑借值得信賴的IP核解決方案處于行業領先地位，助力用戶在芯片設計中實現最具挑戰性的功率和性能目標。基于臺積公司業界領先的7奈米(N7)制程技術的112G Ethernet PHY 的推出滿足了人工智能、云計算和網絡設計的高吞吐量需求，同時顯著降低了整合風險。”

供貨與其他資源

針對臺積公司7奈米(N7)制程技術的DesignWare 112G Ethernet PHY定于2020年第一季度上市。