新思科技推出面向低功耗嵌入式SoC的全新ARC DSP IP解決方案，提升處理器IP核領導地位

新思科技全新的ARC VPX DSPs可將物聯網、人工智能、汽車和聲音/語言處理設計的功耗和面積降低三分之二

重點：

• 新思科技的ARC 128位VPX2和256位VPX3 DSP IP核與性能更高的512位VPX5采取了相同的VLIW/SIMD先進架構，，可為特定應用需求提供更大的靈活性
  
  
• 這一系列產品可極大提高安全性能，其系統功能安全開發流程已達到 ISO 26262 功能安全標準的最高級別ASIL D，且可以進行隨機故障檢測
  
  
• MetaWare開發工具包內含C/C++編譯器和相關庫，能夠支持可變矢量長度編程模型，從而加速代碼開發和可移植性
  
  
• 想了解更多關于全新ARC VPX DSP系列產品的信息，歡迎注冊ARC處理器虛擬峰會進行回看，了解處理器IP核的最新技術和趨勢

加利福尼亞州山景城2021年10月13日 /美通社/ -- 為滿足嵌入式應用對功耗、性能、面積（以下簡稱PPA）的更大需求，新思科技（納斯達克代碼：SNPS）今日宣布，已使用全新的128位ARC VPX2和256位ARC VPX3 DSP處理器擴展其DesignWare® ARC®處理器IP核組合產品。新增的產品與性能更高的512位ARC VPX5 DSP處理器采用了相同的VLIW/SIMD架構，可有效將功耗和面積降低三分之二。ARC VPX DSP IP核系列可通過優化嵌入式工作負載所需的獨特PPA來幫助開發者們實現更高的設計靈活性，這些嵌入式工作負載包括IoT傳感器融合、雷達和激光雷達處理、發動機控制、聲音/語言識別、自然語言處理和其他邊緣AI應用等。

Neuchips首席運營官CL Chen表示：“可嵌入人工智能的設備對能夠高效處理各種DSP和機器學習工作負載的專業處理器有著日益增加的需求，新思科技擴展了ARC VPX處理器系列來支持各種矢量長度，開發者們通過使用新思科技的系列產品可以在設計中實現高性能信號處理，進而設計出更廣泛的應用。”Neuchips是一家臺灣的初創公司，在人工智能特定計算解決方案領域處于領先地位。

Tirias Research首席分析師Jim McGregor表示：“新思科技的ARC DSP處理器產品組合通過擴展，可支持更小的矢量，能夠在尺寸、功耗和散熱受限的系統中實現信號處理和人工智能。此外，憑借超高浮點性能和功能安全合規性，VPX處理器系列產品非常適用于增長迅速的IoT應用，如汽車、醫療系統和工業自動化等。目前全球已有超過250家客戶正在使用新思科技的ARC處理器，每年出貨總計超過25億枚基于ARC處理器的芯片。”

可擴展和高度可配置的DSP處理器

經過優化，這款矢量長度較小的ARC VPX2和VPX3 DSP處理器可實現高度并行處理，同時最大限度地降低能耗和面積，并采用單核或雙核配置以滿足各種應用要求。每個VPX內核均包含一個標量執行單元和多個矢量單元，支持8位、16位和32位SIMD計算。VPX DSP支持半精度、單精度和雙精度浮點格式，且每個VPX內核最多有三個浮點流水線可用。線性和非線性代數函數中使用的特殊數學函數，采用獨特的硬件加速處理方式，可以提供高精度結果。全新的VPX DSPs包括對指令集架構（ISA）和負載/存儲帶寬的增強，對于使用了快速傅里葉變換（FFT）等常見DSP 函數的已有產品，最高可提升兩倍性能。 此外，安全增強型ARC VPX2FS和VPX3FS集成了硬件安全特性，包括內存和接口的糾錯碼（ECC）保護、安全監視器和鎖步機制，有助于開發者們實現ISO 26262  ASIL B級， ASIL C級 和 ASIL D級功能安全合規性的最嚴格標準。

綜合性的軟件開發環境

VPX2和VPX3處理器與新思科技ARC處理器一樣，由ARC MetaWare開發工具包支持。MetaWare開發工具包可提供專門優化VPX硬件架構的可變矢量長度軟件編程模型，而MetaWare編譯器的自動矢量化功能將順序代碼轉換為矢量操作可實現最大吞吐量。此外，結合包括DSP、機器學習和線性代數函數在內的強大軟件庫集，MetaWare開發工具包提供了綜合性的編程環境，可加速實現最佳結果，并簡化軟件可移植性。

新思科技IP核營銷和戰略高級副總裁John Koeter表示，“我們將持續使用最新的VPX DSP處理器來擴展新思科技的DesignWare ARC處理器系列，這也將持續鞏固我們在行業中的領先地位。新思科技為開發者們提供全系列可擴展的、軟件兼容的DSP IP核解決方案，以滿足各種芯片的不同PPA需求。”

新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP核更快地整合進芯片中，新思科技的“IP Accelerated”計劃可提供IP核原型設計套件、IP核軟件開發套件和IP核子系統。新思科技對IP核質量的廣泛投資和全面的技術支持可以幫助開發者們降低整合風險，并加快上市時間。了解更多信息，請訪問https://www.synopsys.com/designware。

供貨情況

• 新思科技DesignWare ARC VPX2和VPX3 DSP處理器IP核將于2021年第四 季度向主要客戶推出。
• 新思科技DesignWare ARC VPX2FS和VPX3FS處理器IP核將于2022年第一 季度向主要客戶推出。

更多信息，請訪問此處。

ARC處理器虛擬峰會，2021年9月21日-22日

ARC處理器虛擬峰會旨在提供專業平臺以滿足開發者們對PPA的獨特要求。MIT的電氣工程與計算機科學系（EECS）助理教授Song Han在峰會的TinyML和高效深度學習主題報告中，介紹了TinyML技術如何幫助開發者們實現人工智能（AI）對數據、計算和功耗的特別要求，使設計更環保、更快速、更高效并且更具可持續性。點擊注冊回看本次活動。