新套件提供檢查、報告和封裝ASIC設計所需的基礎框架
加州山景城2019年7月1日 /美通社/ -- 新思科技(Synopsys, Inc.) (Synopsys, Inc.，納斯達克股票代碼：SNPS)近日宣布，領先的無晶圓ASIC和IP提供商智原科技(Faraday)采用了新思科技SpyGlass® Design Handoff套件。智原科技部署了SpyGlass Design Handoff套件，在開始ASIC設計服務和生產之前確保ASIC設計能滿足設計質量要求。該套件提供移交給設計服務團隊之前檢查、報告和設計封裝所需的基礎框架。SpyGlass Design Handoff套件還將整合執行智原科技IP和片上系統(SoC)設計資格要求所需的軟件和方法。
智原科技研發高級副總裁助理Kun-Cheng Wu表示：“我們與新思科技密切合作，改進RTL級第三方硅IP和片上系統設計交付質量驗證工藝。智原科技正使用SpyGlass Design Handoff套件來保證從IP提供商和用戶移交時的設計質量，減少ASIC生產前的錯誤和迭代，并為用戶縮短上市時間。”
智原科技要求IP提供商和用戶使用SpyGlass Design Handoff套件驗證他們的設計，以確保移交前的最低完整性水平。行業領先的靜態解決方案SpyGlass是用于規則檢查的工具。SpyGlass Design Handoff套件附帶了必要的方法學和腳本，用于生成設計摘要、儀表板和數據手冊，詳細說明所有要求的執行情況。
新思科技芯片驗證事業部工程副總裁Sridhar Seshadri表示：“高質量的IP和設計交付產品是高效ASIC生產的關鍵要求。我們相信SpyGlass產品能夠改善IP和ASIC設計在半導體生態系統成員之間的移交。”
上市
SpyGlass Desgin Handoff Kit現已上市。
更多資源
了解SpyGlass詳情，請訪問：https://www.synopsys.com/verification/static-and-formal-verification/spyglass.html。
